“英特尔Stratix 10 DX通过UPI推出PCIe 4.0”

英特尔今天宣布在14纳米FPGA系列stratix 10 dx上推出新产品系列。 在stratix 10系列和英特尔的产品组合中部署pcie 4.0，还支持optane dc的永久存储连接和缓存一致性。 后者的功能是通过英特尔的超连接( UPI )实现的。 通过这样的方式，英特尔希望在2021年推出agilex和computeexpresslink(cxl )之前加快相关业务负荷的开发。 / br// h /

几年前，当英特尔开始追求以数据为中心的战术来应对数据爆炸时，他发现仅靠cpu无法满足云、互联网和边缘的各种业务负荷。 FGA具有低延迟和高带宽的功能，在英特尔的异构战略中，FGA成为了一种加速器，如卸载特定任务以释放cpu资源。 在英特尔的fpga业务中，该公司提供了从边缘到云的多种可编程访问，包括基于stratix 10的第二代pac、今年在mwc上发布的4g通信网络的n3000 pac、用于与openvino进行ai推理的arria 10枚等

英特尔今天以一致的fpga形式推出了stratix 10 dx。 在这种新型号中，至强解决方案和stratix 10 dx fpga都可以访问一致的系统内存池。 池可以包含ddr内存，也可以包含通过开放直流永久存储器和开放直流SSD的永久内存。 这将有效地创建一个新的内存层次，允许optane ssd使用dram，并且所有这些层次都可用于cpu、fpga加速器、用作存储器的3d nand和hdd。

为了连接到optane dimm，stratix 10 dx提供了新的优化的fpga内存控制器。 该存储器控制器的各fpga最多支持8个optane dimm，适用于最多4tb的非易失性存储器。 这实际上是一个软ip内存控制器，将在未来的quartus prime版本中提供。

除了cpu和fpga可以访问一致的内存池外，fpga还通过upi链路连接到至强解决方案。 这是英特尔对比多解决方案系统的低延迟相干互联技术。 stratix 10 dx设备最多有三个upi端口，数量与至强处理器的可扩展数量相同。

这被称为agilex于4月上市时的重要功能之一，支持I系列和m系列，因此英特尔并不是第一次提到fpga和xeon解决方案的一致连接。 当时，agilex是第一个使用这种一致附加功能的fpga，据说利用新发布的cxl链接基于pcie 5.0物理层。 随着今天的发布，英特尔通过upi为stratix 10提供了部分功能。 (虽然不清楚去年发布的集成arria 10 fpga的至强可扩展解决方案发生了什么，但据说也通过upi提供了缓存一致的接口。 ）

当然，在cxl提出一点担忧之前，有人会利用upi作为方便，为什么要投资被开放标准取代的死胡同生态系统呢？ 毕竟，不知道agilex是否支持upi。 为了解决这个问题，英特尔表示有从upi到cxl的迁移路径。 与端口相似。 虽然可能需要一点重新编码，但英特尔主张企业的研发投资应该“放在第一位”。

这样的好处是，stratix 10 dx应该加快生态系统的开发，以实现一致的业务负荷。 因为英特尔重申了第一台cxl设备将于2021年上市。 (作为sapphire rapids平台的一部分，根据以往的泄漏路线图年)。 因此，英特尔在这里的做法是推进实质上一致的至强加速器路线图，从今天开始采用upi，在下一代中无缝过渡到cxl。 虽然英特尔不完全了解upi的支持位置，但未来将选择至强可扩展解决方案。 我想这是明年的cooper lake-sp和ice lake-sp的事。

stratix 10 dx的第三个新功能是支持非干扰pcie 4.0 x16。 这是英特尔发布这种支持的第一个产品。 该界面已全面通过认证，符合pci-sig标准，英特尔在许多方面表示与xilinx的versal系列不同。 但是，pcie gen4支持提出了如何利用它的问题。 因为英特尔没有支持它的cpu。 英特尔指出，该接口与未来选择的英特尔至强可扩展解决方案一致。 根据包含蓝宝石急流的路线图，即将推出的cooper lake-sp仅限于pcie gen3，表明ice lake-sp是目标pcie 4.0平台。

本文：《“英特尔Stratix 10 DX通过UPI推出PCIe 4.0”》