“IGZO和HfO2铁电融合产生了一种器件”

作为jst presto计划的一部分，东京大学工业科学研究所副教授小林正治( masaharu kobayashi )开发了铁电hfo2和拥有超薄igzo通道的铁电fet ) fefet )。 说明了比多晶硅通道更高的亚阈值摆动( ss )和移动度。

fefet因其低功耗、高速、大容量而成为有前景的存储设备。 在发现与cmos兼容的铁电hfo2材料后，fefet越来越受到关注。 为了获得更高的存储容量，提出了如图1(a )所示的3-d垂直堆栈结构。

在3-d垂直层叠结构中，一般使用多晶硅作为沟道材料。 但是，由于晶界和外部缺陷，多晶硅在纳米厚区域具有非常低的迁移率。 另外，多晶硅与铁电hfo2栅极绝缘体形成低k界面层。 如图1(b )所示，这分别会引起电压损失和电荷陷阱，阻止低压动作，降低可靠性。

为了应对这些问题，该研究提出了具有超薄igzo通道的基于铁电hfo2的fefet。 igzo是与铁电hfo2栅极绝缘体不形成低k界面层的金属氧化物半导体。 另外，由于igzo是n型半导体，所以一般用于非结晶体管动作，但如图1(b )所示，由于也可以不俘获电荷，所以在反转模式动作中成为严重的问题。

首先，我们系统地研究了最佳igzo通道厚度。 随着igzo的厚度变小，ss变小，阈值电压( vth )变大。 为了实现陡峭的ss和专职，选择了8nm。 接着，制造了tin / hfzro2/ igzo电容器。 hfzro2是铁电层。 截面tem像如图2(a )所示，显示各层均一地形成。 取得gixrd光谱，确认铁电体相。 根据电气特征，如图2(b )所示，用igzo复盖hfzro2，确认了确定的铁电性能。

应该观察的是，在现在的器件设计中，为了固定体电位，需要嵌入氧化物的背栅。 tcad模拟证实了，如果没有背栅，主体电位会发生变动，同时铁电hfo2栅极绝缘体无法充分加载电压。 基于这些器件设计，制造了具有铁电hfo2和超薄igzo沟道的fefet。 图3(a )表示施加写入和擦除脉冲电压后测量的漏极电流和栅极电压的关系。 获得了0.5v的存储窗口和接近60mv / dec的理想ss。 另外，如图3(b )所示，场效应迁移率约为10cm2 / vs，可以比相同厚度的多晶硅高。

该研究成果将为实现具有3d垂直堆叠结构的低压和高可靠性的fefet开辟新的道路。 结果是启用了超低功耗的iot边缘设备，部署了先进复杂的互联网系统，可以利用大数据提供更具战术意义的社会交流服务。

本文：《“IGZO和HfO2铁电融合产生了一种器件”》