“NVIDIA可能将台积电的CoWoS封装用于下一代GPU”
根据digitimes的最新报告，nvidia是采用台湾积体电路制造cowos软件包的三个重要顾客之一，另外两个顾客可能是xilinx和hisilicon。 cowos或基板上的晶片是2.5d封装技术，可以将多个小芯片集成在一个中介片上。 这种新的包装技术有几个优点，但第一个优点是占地面积小得多，功耗降低。
nvidia可能会将tsmc的cowos技术用于下一代hpc gpu
nvidia过去采用的是cowos封装，该技术已经在许多高端titan、quadro和tesla显卡上采用。 这项技术可以追溯到pascal时代。 gp100 (帕斯卡)和gv100 )伏特)硅是采用cowos封装的两个具体例子。 第一个是基于晶片代理工厂的16nm finfet制造工艺，后者受益于12nm节点。
amd的vega 20 7nm芯片也使用cowos技术进行了封装，但digitimes没有将amd列入前三位。 这意味着nvidia、xilinx和hisilicon将获得台湾积体电路制造cowos的大部分生产能力。 据报道，台湾积体电路制造每月取出6，000-8，000枚晶片。 这是因为应该有足够的产品可以搬出去。
不幸的是，我们无法在nvidia的客户显卡上实现cowos技术。 因为这样会给客户带来很高的价格。 像以前一样，nvidia很可能会在quadro和tesla的gpu系列中添加cowos技术。 虽然ampere是nvidia新一代gpu体系结构的代号，但没有迹象表明它将使用mcm或多芯片模块进行设计。 但是，hopper是ampere之后gpu现在的代码，hopper可能依赖于mcm技术。
报告了三个未命名的具有大量cuda内核和内存的nvidia显卡。 未被识别的显卡必须采用nvidia推出的gpu体系结构之一。
免责声明：学习富国网免费收录各个行业的优秀中文网站，提供网站分类目录检索与关键字搜索等服务，本篇文章是在网络上转载的，本站不为其真实性负责，只为传播网络信息为目的，非商业用途，如有异议请及时联系btr2031@163.com，本站的工作人员将予以删除。