“Rambus引入了全面的PCIe 5.0接口”
自从在amd的x570平台上部署pci 4.0以来，制造商一直在确保存储设备支持市场的新规格，并利用客户提供的更高的带宽和传输速度。
由于pcie是在桌面处理程序中建立的，因此有关pcie 5.0接口的详细新闻越来越多，制造商开始发布能够满足新一代pcie规格的产品。
rambus今天宣布，与pci express 5.0的设计相比，它提供了全面、优化的处理方法，同时还提供了与pcie 4.0、3.0和2.0的向后兼容性。 pcie 5.0接口包括phy和数字控制器，便于soc集成，缩短上市时间。 rambus声称，为7纳米节点设计的phy能够提供优异的功耗、性能和面积。
rambus ip内核副总裁兼总经理hemant dhulla表示，我们的高速serdes和内存接口处理程序是ai、数据中心、hpc、存储和互联网上注重性能的应用程序 目前，我们将pcie 5添加到业界领先的高速接口处理程序组合中，为芯片制造商提供了另一种释放设计力量的工具。
rambus最近收购了northwest逻辑，该逻辑为新的pcie 5.0接口提供高性能数字控制器内核。 phy和数字控制器可以作为完全验证和集成的处理方式提供，也可以与符合pipe 5.2标准的第三方处理方式一起使用。
rambus pcie 5.0接口的主要功能和特征如下:
通过集成、经过验证的phy和数字控制器，提供高级接口处理方案
使用rambus验证的设计方法，用于长距离pcie接口
每个通道32 gt / s秒的带宽，x16配置中为128 gb / s秒的带宽
向后兼容pcie 4.0、3.0和2.0
支持计算高速链路互连
先进的多抽头收发机和接收机的均衡可以补偿超过36db的插入损耗
强大的动力、性能和面积
支持性能密集型应用程序，如ai、数据中心、hpc、存储和400gbe互联网
新的rambus pcie 5.0处理方案可以通过先进的7nm finfet工艺在全世界采用。 rambus serdes处理方案越来越多的详细消息可以在rambus官网上找到。
免责声明：学习富国网免费收录各个行业的优秀中文网站，提供网站分类目录检索与关键字搜索等服务，本篇文章是在网络上转载的，本站不为其真实性负责，只为传播网络信息为目的，非商业用途，如有异议请及时联系btr2031@163.com，本站的工作人员将予以删除。