“AMD推出Zen 3和Zen 4体系结构与米兰和热那亚路线”

在英国hpc-ai咨询委员会会议上，amd公布了有关其zen 3和zen 4体系结构的新细节，为我们提供了时间表、新一代epyc milan和genoa产品线的重要规格路线图。 epyc数据中心芯片。 此演示文稿已发布到youtube上，并以相当快的速度删除。 这可能是因为企业没有准备好透露这些重要的细节。 在删除视频之前，我们复制了它，获得了amd未来计划的新细节。

amd革命性的zen微架构向世界介绍了批量生产的基于小芯片的解决方案，使该公司能够在成本和公司芯片上采用相同的基础设计。 企业架构的变化将过滤所有新客户和公司的芯片。 也就是说，将来这些变化可能会出现在自己y的ryzen芯片阵容中。

但是，几点？ amd提交了概述使用zen 3核心的milan芯片到来的路线图，该芯片将于年第三季度投入生产。 这意味着公司正在执行每年更新其体系结构的计划。 他还指出，该企业正在录制芯片并向顾客提供样品。

新的milan芯片使用当前节点的新版本，即7nm +节点，从而提高性能。 它还拥有与当前罗马型号相同的最多64个内核，并放置在同一sp3插槽中。 也就是说，它与现有平台向后兼容。 另外，ddr4和pcie 4.0的8个通道也提供同样的支持，尊重基本的120-225w tdp软件包，但预计7h12这样的更高的tdp模型也在开发中。 这些芯片的每个核心也有两个线程。 这掩盖了相当可疑的传言。 也就是说，amd会在一些竞争芯片上看到每个内核切换到四个线程。 ( smt4)。

新一代米兰芯片仍然与现在的罗马模型具有相同的9个芯片阵列，包括8个计算芯片和1个i / o芯片，同时每个计算芯片被分配了8个核心。 至少在重要行业，规格几乎没有变化。 这意味着米兰只是托克机的同等产品，或者只是第二代7纳米节点( 7纳米+ )的过渡。

但是，amd还透露，该公司大幅改变了芯片内部的缓存排序方法。 这表示，在发动机罩下进行着大量的业务，提高了每周期的指令( ipc )吞吐量，降低了延迟。 都是amd迅速发展架构的主要行业。 amd现在将其芯片分为两个四核computecomplex(ccx )，每个组合物上都有16mb的l3缓存。 对于milan，这将更改为8个核心，连接到集成的32mb l3高速缓存片，而不需要计算裸芯片中的延迟。

设计的成功在很大程度上取决于其向执行核心提供数据的能力。 就像野兽一样。 这些方面的重大改进带来了ipc的增加，我们的性能比以往任何时候都要高。 一般来说，我只希望更新。 与更快、更成熟的7nm工艺变体带来的频率提升相结合，amd无论内核数量是否固定，都能提供优异的发电性能。

这表明了amd的主张，即每重复一次微体系结构，amd都会继续提供新的突破性性能水平，打破了我们十年来统治的习性逐步更新的模式。

amd将继续已经处于定义阶段的下一代genoa架构。 这个芯片将被放入新的sp5插槽，在2021年的某个时间段着陆。 该公司表示，热那亚将安装新内存，有可能意味着ddr5。 据悉，amd也在考虑向pcie 5.0迁移。

英特尔没有袖手旁观。 据说计划在2021年第一季度采用sapphire rapids芯片。 8通道ddr5据说设计并支持pcie 5.0。 显然，在竞争日益激烈的市场上，这两家企业将连续几年受到打击。

本文：《“AMD推出Zen 3和Zen 4体系结构与米兰和热那亚路线”》